VXI总线从模块时序控制器的VHDL语言设计

VXI总线从模块时序控制器的VHDL语言设计

王军伟; 王建林; 张亮

Design of a sequence-controller in a VXIbus slave-module in VHDL

WANG Jun-wei ;WANG Jian-lin; ZNANG Liang

. 2002, (6): 61 -64 . DOI: CNKI:ISSN:1007-2640.0.2002-06-015